EDA

技术：就是指以大规模可编程逻辑器件为设计载体，以硬件描述语言为系统逻辑描述

的主要表达方式，以计算机。大规模可编程逻辑期间的开发软件及实验开发系统为设计工

具，通过有关的开发软件，自动完成用软件方式设计的电子系统到硬件系统的逻辑编译，

逻辑化简、逻辑分割、逻辑映射、逻辑综合及优化、逻辑布局布线、逻辑仿真，直至对于

特定目标芯片的适配编译、逻辑映射、编程下载等工作，最终形成集成电子系统或专用集

成芯片的一门新技术。称之为 IES/ASIC 技术。
EDA

发展阶段：计算机辅助设计、计算机辅助工程设计、电子设计自动化

EDA

技术的主要内容：1 大规模可编程逻辑器件 2 硬件描述语言 3 软件开发工具 4 实验开

发系统
FPGA

主要分为可编程逻辑单元 、可编程输入/输出单元、可编程连线部分

CPLD

主要分为可编程逻辑宏单元、可编程输入/输出单元、可编程内部连线

FPGA/CPLD

最明显的特点：高集成度、高速度、高可靠性

与 ASIC 设计相比，最显著的有事是开发周期短、投资风险小、产品上市速度快、市场适

应能力强和硬件升级回旋余地大

硬件描述语言有 VHDL、Verilog、ABEL

第三方 EDA 工具：逻辑综合性能最好的 synplify 和仿真功能最强大的 modelsim
EDA

实验开发系统：1 实验或开发所需要的各类基本信号发生模块，2FPGA\CPLD 输出信

息显示模块 3 监控程序模块 4 目标芯片适配座及上面 FPGA\CPLD 目标芯片和编程下载电路
5

其他转换电路系统及各种扩展接口

EDA

软件系统：设计输入子模块、设计数据库子模块、分析验证子模块、综合仿真子模

块、布局布线子模块
EDA

的工程设计流程：1 源程序的编辑和编译 2 逻辑综合和优化 3 目标器件的布线/适配 4

目标器件的编程/下载 5 设计过程中有关仿真 6 硬件仿真/硬件测试

常见源程序输入方式：原理图输入方式、状态图输入模式、VHDL 软件程序的文本方式

逻辑综合：就是将电路的高级语言描述转换成低级的，可与 FPGA/CPLD 或构成 ASIC 的门

阵列基本结构相映射的网表文件

逻辑适配：就是将由综合器产生的网表文件针对某一个具体的目标器进行逻辑映射操作，

其中宝货底层器件 设置、逻辑分割、逻辑优化、布线操作等，配置于指定的目标器件中，

产生最终的下载文件。

设计过程的仿真：行为仿真、功能仿真、时序仿真

行为仿真：就是将 VHDL 设计源程序直接送到 VHDL 仿真器中所进行的仿真

功能仿真：就是将综合后的 VHDL 网表文件再送到 VHDL 仿真器中所进行的仿真

时序仿真：就是将布线器/适配器所产生的 VHDL 网表文件送到 VHDL 仿真器中所进行的仿

真

数字系统的设计方法：模块设计法、自顶向下设计法、自底向上设计法

第二章
PLD

的分类方法：1 从结构的复杂度分类 2 从互联结构上分类 3 从可编程特性上分类 4 从

可编程元件上分类

第三章
FPGA

的配置模式：是指 FPGA 用来完成设计时的逻辑配置和外部连接方式。

逻辑配置：是指经过用户设计输入并经过开发系统编译后产生的配置数据文件，将其装入
FPGA

芯片内部的可配置存储器的过程，简称 FPGA 下载。

FPGA

和 CPLD 的开发应用选择：1、器件的逻辑资源量的选择 2、芯片速度的选择 3、器件

功耗的选择 4、FPGA/CPLD 的选择
VHDL

程序的基本结构：1、库，程序包的使用说明 2、实体描述 3、实体对应的结构体描

述

库的种类：1、IEEE 库 2、STD 库 3、WORK 库 4、VITAL 库
VHDL

的数据对象：常量、变量、信号

VHDL

的描述风格：行为描述、数据描述、结构描述

第五章