30、如果公司做高频电子的，可能还要 RF 知识，调频，鉴频鉴相之类，不一一列举。

（未知）
31、一电源和一段传输线相连（长度为 L,传输时间为 T），画出终端处波形，考虑传输线

无损耗。给出电源电压波形图，要求绘制终端波形图。（未知）

、微波电路的匹配电阻。（未知）

33、DAC 和 ADC

的实现各有哪些方法？（仕兰微电子）

34、A/D

电路组成、工作原理。（未知）

35、实际工作所需要的一些技术知识(面试容易问到)。如电路的低功耗，稳定，高速如何

做到，调运放，布版图注意的地方等等,一般会针对简历上你所写做过的东西具体问，
肯定会问得很细（所以别把什么都写上，精通之类的词也别用太多了），这个东西

各个人就不一样了，不好说什么了。（未知）

______________________________________________________________________

数字电路

、同步电路和异步电路的区别是什么？（仕兰微电子）

、什么是同步逻辑和异步逻辑？（汉王笔试）同步逻辑是时钟之间有固定的因果关系。

异步逻辑是各时钟之间没有固定的因果关系。

3、什么是"线与"

逻辑，要实现它，在硬件特性上有什么具体要求？（汉王笔试）线与逻

辑是两个输出信号相连可以实现与的功能。在硬件上，要用 oc 门来实现，由于不用
oc

门可能使灌电流过大，而烧坏逻辑门。同时在输出端口应加一个上拉电阻。

4、什么是 Setup 和 Holdup

时间？（汉王笔试）

5、setup 和 holdup 时间,区别.

（南山之桥）

6、解释 setup time 和 hold time

的定义和在时钟信号延迟时的变化。（未知）

7、解释 setup 和 hold time violation，画图说明，并说明解决办法。（威盛 VIA
2003.11.06

上海笔试试题）

Setup/hold time 是测试芯片对输入信号和时钟信号之间的时间要求。建立时间是指
触发器的时钟信号上升沿到来以前，数据稳定不变的时间。输入信号应提前时钟上升
沿（如上升沿有效）T 时间到达芯片，这个 T 就是建立时间-Setup time.如不满足
setup time,这个数据就不能被这一时钟打入触发器，只有在下一个时钟上升沿，数

据才能被打入触发器。保持时间是指触发器的时钟信号上升沿到来以后，数据稳定不
变的时间。如果 hold time

不够，数据同样不能被打入触发器。建立时间 (Setup

Time)和保持时间（Hold time

）。建立时间是指在时钟边沿前，数据信号需要保持不

变的时间。保持时间是指时钟跳变边沿后数据信号需要保持不变的时间。如果不满足建
立和保持时间的话，那么 DFF

将不能正确地采样到数据，将会出现 metastability 的

情况。如果数据信号在时钟沿触发前后持续的时间均超过建立和保持时间，那么超过

量就分别被称为建立时间裕量和保持时间裕量。

8、说说对数字逻辑中的竞争和冒险的理解，并举例说明竞争和冒险怎样消除。（仕兰微

电子）
9

、什么是竞争与冒险现象？怎样判断？如何消除？（汉王笔试）

在组合逻辑中，由于门的输入信号通路中经过了不同的延时，导致到达该门的时间不
一致叫竞争。产生毛刺叫冒险。如果布尔式中有相反的信号则可能产生竞争和冒险现象。

解决方法：一是添加布尔式的消去项，二是在芯片外部加电容。

10、你知道那些常用逻辑电平？TTL 与 COMS

电平可以直接互连吗？（汉王笔试）

常用逻辑电平：12V，5V，3.3V；TTL 和 CMOS 不可以直接互连，由于 TTL 是在
0.3-3.6V 之间，而 CMOS 则是有在 12V 的有在 5V 的。CMOS 输出接到 TTL 是可以