计的超高速限幅放大器
砷化镓集成电路芯片可
工作在大于

20 Gb／s 的数据速率上。

2.2 数据判决电路

数据判决电路的原理是：对数据信号按它的比特速率在最有利于判决的时刻进行取样，

将取样值与判决电平进行比较，决出高低，即判决出

“l”和“0”，然后以 2 个明确无误的逻辑

电平表示并保持到下一取样时刻。在超高速数据通信系统中，通常采用主从数据触发器即
MS．DFF 来实现数据判决的功能。利用 0．2μmGaAs-HEMT 工艺，作者已经研制出了工作
速率超过

30 Gb／s 的数据判决电路。通过采用并行处理方法，工作速度可以进一步提高到

40Gb/s 以上。

2.3 时钟恢复电路

时钟恢复电路

--特别是输入为非归零(1NRZ)格式的数据信号时--包含 2 个功能子电路：

信号预处理和主处理电路。预处理电路的功能是从输入的数据信号中检测出数据流中的上升
和下降沿．获得原始时钟信号的频率和相位信息。

主处理电路的功能在预处理电路产生的单级性脉冲序列作用下形成一个与发送端时钟

同步的时钟信号。有

4 种主处理电路：

（１）无源滤波器加限幅发达器。（２）锁相环（３）窄带再生分频环路。（４）

4.注

入振荡器。

无源滤波器无限幅放大器的方案具有电路简单、性能稳定的优点．，但在实现超高速的

设计目标时受到限制，无法作

2．5 Gb／s 及以上数据速率的系统申加以考虑。

等效于高

Q 值有源滤波器的 PLL 在数据通信中得到广泛应用。其优点包括能够单片集

成实现和可以通过在环路中加入分频器实现多种输出／输入倍频关系。缺点是电路复杂和存
在失锁的危险性。作为超高速数据通信中时钟恢复电路用的

PLL 电路，其设计更为困难，

原因在于缺乏高

Q 值稳频无源元件使得在芯片上的超高频、高稳定度压控振荡器(VC0)难于

实现。作者利用全对称全集成的

vc0 专利电路，已经实现了 19 Gb／s 的时钟恢复电路。

窄带再生分频式时钟恢复方案的主要目的在于用

l 倍频率的滤波器和放大器从最高为 2

倍速率的数据信号中获得

l 倍频率的时钟，从而把滤波器和／或集或电路的工作上限速率

提高

l 倍，同时，把滤波器的等效 Q 值提高数倍。特别是当这种方案同并联数据判决电路配

合应用时，整个数据再生电路达到最优组合。在此方案的基础上，作者用多级级联的单调谐
放大器取代原方案中无法单片集成的滤波器和宽带限幅放大器，发明了全集成的窄带再生
分频式时钟恢复电路专利技术，并实现

r 10／20Gb／s 和 20／40 Gb／s2 种数据速率组合的

单片集成电路。

2.4 光电集成电路与单片集成系统

找通信资料上一览通信文库！