explainwhichinputhasfasterresponseforoutputrisingedge.(lessdelay 
time)。（威盛笔试题 circuitdesign-beijing-03.11.09） 
29、画出 not,nand,nor 的符号，真值表，还有 transistorlevel 的电路。（infineon 笔 
试）

 

30、画出 cmos 的图，画出 tow-to-onemuxgate。（威盛 via2003.11.06 上海笔试试题） 
31、用一个二选一 mux 和一个 inv 实现异或。（飞利浦－大唐笔试） 
32、画出 y=a*b+c 的 cmos 电路图。（科广试题） 
33、用逻辑们和 cmos 电路实现 ab+cd。（飞利浦－大唐笔试） 
34、画出 cmos 电路的晶体管级电路图，实现 y=a*b+c(d+e)。（仕兰微电子） 
35、利用 4 选 1 实现 f(x,y,z)=xz+yz’。（未知） 
36、给一个表达式 f=xxxx+xxxx+xxxxx+xxxx 用最少数量的与非门实现（实际上就是化 
简）。

 

37、给出一个简单的由多个 not,nand,nor 组成的原理图，根据输入波形画出各点波形。 
（

infineon 笔试） 

38、为了实现逻辑（axorb）or（candd），请选用以下逻辑中的一种，并说明为什 
么？

1）inv2）and3）or4）nand5）nor6）xor 答案：nand（未知） 

39、用与非门等设计全加法器。（华为） 
40、给出两个门电路让你分析异同。（华为） 
41、用简单电路实现，当 a 为输入时，输出 b 波形为…（仕兰微电子） 
42、a,b,c,d,e 进行投票，多数服从少数，输出是 f（也就是如果 a,b,c,d,e 中 1 的个数比 0 
多，那么

f 输出为 1，否则 f 为 0），用与非门实现，输入数目没有限制。（未知） 

43、用波形表示 d 触发器的功能。（扬智电子笔试） 
44、用传输门和倒向器搭一个边沿触发器。（扬智电子笔试） 
45、用逻辑们画出 d 触发器。（威盛 via2003.11.06 上海笔试试题） 
46、画出 dff 的结构图,用 verilog 实现之。（威盛） 
47、画出一种 cmos 的 d 锁存器的电路图和版图。（未知） 
48、d 触发器和 d 锁存器的区别。（新太硬件面试） 
49、简述 latch 和 filp-flop 的异同。（未知） 
50、latch 和 dff 的概念和区别。（未知） 
51、latch 与 register 的区别,为什么现在多用 register.行为级描述中 latch 如何产生的。 
（南山之桥）

 

52、用 d 触发器做个二分颦的电路.又问什么是状态图。（华为） 
53、请画出用 d 触发器实现 2 倍分频的逻辑电路？（汉王笔试） 
54、怎样用 d 触发器、与或非门组成二分频电路？（东信笔试） 
55、howmanyflip-flopcircuitsareneededtodivideby16?(intel)16 分频？ 
56、用 filp-flop 和 logic-gate 设计一个 1 位加法器，输入 carryin 和 current-stage，输出 
carryout 和 next-stage.（未知） 
57、用 d 触发器做个 4 进制的计数。（华为） 
58、实现 n 位 johnsoncounter,n=5。（南山之桥） 
59、用你熟悉的设计方式设计一个可预置初值的 7 进制循环计数器，15 进制的呢？（仕兰 
微电子）

 

60、数字电路设计当然必问 verilog/vhdl，如设计计数器。（未知） 
61、blockingnonblocking 赋值的区别。（南山之桥） 
62、写异步 d 触发器的 verilogmodule。（扬智电子笔试）