CY7C133 允许两个 CPU 同时读取任何存储单元（包括同时读同一地址单元），但不

允许同时写或一读一写同一地址单元，否则就会发生错误。双口

RAM 中引入了仲裁逻辑

（忙逻辑）电路来解决这个问题：当左右两端口同时写入或一读一写同一地址单元时，先
稳定的地址端口通过仲裁逻辑电路优先读写，同时内部电路使另一个端口的信号有效，并
在内部禁止对方访问，直到本端口操作结束。

BUSY 信号可以作为中断源指明本次操作非法。

在主从模式中，主芯片的信号接上拉电阻作为输出，从芯片的信号作为写禁止输入。

　　

3DSP、单片机与双口 RAM 之间的接口电路

　　

89C52 的地址总线宽度为 16 位，数据总线为 8 位；TMS320C32 的数据总线宽度为 32

位，地址总线宽度为

24 位。而 CY7C133 的数据总线宽度为 16 位，地址总线宽度为 11 位，

所以

TMS320C32 与双口 RAM 的接口并无特别之处，但是 89C52 与双口 RAM 之间的接口

电路中就需要对

89C52 进行总线扩展了。具体做法是利用锁存器 74HC373 的锁存功能，通

过对其使能信号的控制，进行分时读写，实现数据总线的扩展，即利用锁存器作为虚拟总
线。具体的读写过程、读写信号及锁存器使能信号的产生将在下面详细说明。

DSP、单片机与

双口

RAM 之间的接口电路如图 2 所示。