数 的 库 宏 电 路 ， 它 由

Altera 的 Quartus  II 开 发 工 具 生 成 。 内 部 的 4.4MHz±25% 振 荡 器

Altufm_osc 驱动一个模块化 44 million LPM（库参数化模块）计数器。CPLD 应用逻辑产生
的逻辑低电平信号或关闭任何开关时都会使计数器复位。当复位计数器时，它的执行信号变
低，驱动外接的断电管脚。当去掉复位时，反相的执行信号会重新开始

 LPM 计数器的运行。

    如果所有开关均为开，应用逻辑为不工作状态，则计数器在约 10 秒内计数到 4400 万，
然后内部执行信号变高电平，关断计数器，并保持执行信号为高电平。接下来，断电管脚向
VCC 爬升，当断电管脚电压达到 2.3V 时关断 Q1。关断 CPLD 的电源会使断电管脚进入三态
（或不连接）模式，而

R3 使 Q1 保持关断。

    用户可以使用符合 JTAG 标准的命令，用一根下载电缆连接到一个厂家定义的 10 脚插头
上，对

EPM570-T100 进行配置。该过程需要在配置前、中、后按一个外接的开关，以保证

CPLD 能在配置过程中获得电源。可以通过改变计数器的模块，将不工作时间设置为任何需
要的值。虽然电源、地和

JTAG 信号都使用专用的器件管脚，但也可以将任何通用 CPLD I/O

脚设定为开关输入和断电输出。

    如果你的应用需要一个按键开关矩阵，则可以用 n 个二极管搭成一个 nxm 开关，进行有
效的上电检测（图

2）。在本例中，一排排开关通过二极管 D1~D4 连接到 MOSFET 的栅极。

电阻

R8~R11 为每行开关提供一个对地通路，并只在开关闭合时承载电流，使行输入为低

电平，同时保证只消耗最小的电源电流。

图

2  一个小

键盘矩阵可拓

展

CPLD 电路

的控制功能，
并保留电路的
自动断电功能

       当用户按压
任 一 开 关 时 ，
Q1 的 栅 极 为
低

电

平

，

CPLD 接 通 。
在 用 户 释 放 开
关 以 前 ， 一 个
快 速 的

CPLD

上 电 例 程 ， 扫
描开关阵列的各行和各排，以确定用户按下的是哪个开关。并且重置信号复位

LPM 计数器

的不工作定时器。