5.由于外部只提供+5V 直流电源，而 ADSP21160 要求+3.3V 的接口电源及 2.5V 的内核

电源，故系统内部器件也相应的尽量选择

+3.3V 器件，故系统需要一个 DC/DC 转换芯片将

+5V 电源转换成+2.5V 及+3.3V 的电源输出。

系统的各功能模块设计

电源模块设计

在系统的设计中，由于

ADSP21160 的外部接口电源是+3.3V，故为了简化电路及提高

电路板的性能，在其他器件的选择上，也尽量选择了

+3.3V 器件。少数难以找到+3.3V 电源

的器件，在不影响接口及功能的情况下，选择了

+5V 器件。另外 ADSP21160 还要求+2.5V

的内核电源及

+2.5V 的模拟电源(供 ADSP21160 的内部锁相环使用)。而外部给系统提供的是

+5V 的电源。综合以上要求考虑，系统需要一个 DC/DC 转换模块，输出+3.3V 及+2.5V 电压，
并将

+2.5V 电源分成数字及模拟两路。

ADSP21160 要求内核电源供电早于外部口供电，否则可能导致 DSP 启动异常或程序无

法加载。故在电源设计中考虑到这个问题，决定使用

DC/DC 的+2.5V 输出端经过延时电路

接到

+3.3V 输出使能端，很好的解决了这个问题。

综合系统对电压和电流的具体要求，本硬件系统选择了

TI 公司的 TPS767D301 作为

DC/DC 转换芯片。其输入为+5V 电压，输出一路+3.3V 电压及一路+1.8V 或+2.5V 可调电压，
电流最大输出为

1A。

DSP 主模块设计

时钟驱动：

ADSP21160 需要外部时钟驱动，故外接时钟是必不可少的。其内部特有的

锁相环设置可以将内部的运算频率倍频至外部时钟频率的

2、3 或 4 倍，最高的核时钟频率

为

80MHz。这样，就可以在外部频率(数据传输频率)较低的情况下，实现内核处理器的高速

运行。

在本系统中，为了提高系统的高频炕干扰能力及降低系统的设计难度，在对系统运行

速度影响不大的情况下

(由于系统的主要耗时集中在矩阵的处理运算上，数据传输相对而言

只占其全部运行时间的几十分之一

)，外部选择了 20MHz 的驱动时钟，再设置内部锁相环

为外部时钟的

4 倍，实现其内部的高速运算。

程序加载：

ADSP21160 需要外接一个 14 针的 JTAG 接口，通过使用 ADI 公司提供的

ICE 仿真器，从计算机下载编制好的用户程序，装入 ADSP21160 的内部存储器或外接
FLASH 中。

外部器件选通：

ADSP21160 配置了/MS3~/MS0 四个外部引脚，用于外部器件的选通。

在同一时间，只其中允许一个有效

(低电平)。这些引脚分别连接于 FLASH、SRAM、并串转换

芯片

(ST16C550)的使能端，用于选通这些部件以及用于与外部接收机的数据通信。CPLD 由

于关系到数个器件的逻辑功能，故长期处于工作状态

(使能端直接接地)。

FLASH 加载及外扩存储器模块设计

FLASH 加载模块：为了系统能够在上电后自动运行，为 ADSP21160 配置了外接