图

1 是基本的 CPLD 开/关定时器。Q

1

是一片

IRLML6302 P 沟道 MOSFET，用作系统的

电源控制开关。当门节点为

V

CC

时，

R

2

上拉，连接

CPLD 和整个系统的电源均被切断，只有

RC 电路消耗少量电能。CPLD 带有一个控制块、一个 4.4MHz 内部振荡器、一个 3 位寄存器，

以及

6 个 I/O。图 2 为控制部分的状态机。状态机的输出为高电平，所有其它输出均为低电平。

从掉电到上电的虚线表示时间延迟，该时间延

迟在系统断电时由

R

1

与

C

1

构成的

RC 电路测量。开关 S

1

接通时电路初始化。当

S

1

闭合时，

D

2

将门节点拉低，当门电压低于

V

CC

 0.7V 时 Q

1

导通。

Q

1

加电不到

200ms 后，EPM240-T100

工作在上电状态。上电状态将电源节点拉低，将门电压保持在

0.7V，在开关打开后使 Q

1

维

持导通。上电状态亦将充电节点拉至

V

CC

。这个动作将

C

1

的负端充电至

V

CC

。由于

reset=0，控

制块进入复位状态，而

Register 1 被复位。一旦 S

1

打开，控制块进入使能状态，使能信号驱

动为

1。

　　接下来，采样与传输电路开始工作，使

done 信号为 0。当采样与传输完成时，done 信

号变为

1，而控制块进入保存状态。保存状态按照 Register 1 中的值，将电容 C

2

充电至

C

N

。

保存状态激活

100ms 时间，使输出对 10mF 电容完全充电。经过 100ms 后，控制块进入断电

状态，停止驱动充电节点与电源节点。

R

4

将电源节点拉高，而

R

2

拉高门节点。

　　当门节点使

V

CC

-V

TQ1

达到大约

 2.3V 时，Q

1

切断系统的供电。

EPM240-T100 的所有 I/O

均处于高阻抗状态，并且不影响门节点或充电节点。充电节点开始于

V

CC

，并在电源关断时

开始通过

R

1

放电。一旦充电节点掉落到

2.3V，D

1

拉低门节点。当充电节点达到

1.6V 时，门

节点为

2.3V，Q

1

  导通。Q

1

  导通的时间略小于  R

1

  和 C

1

  的 t。关断时间等于  R

1

×C

1

 = 

100,000×0.0001=10 s。

 

　 　 器 件 在 上 电

状 态 上 电 ， 但 很

快 转至 采样 状态 。