测各节电池电压，以检测是否处于过压和欠压状态。用户可通过外部电阻设置限

流门限，以保护器件免受过放电电流和短路电流的损坏。采用高边

P 沟道保护

FET，由片上 10 V FET 驱动器驱动。电池均衡电路确保所有电池均衡充电。图 1

为

DS2726 引脚配置。

　 　

DS2726 引

脚功能描述如下：

　 　

RSC( 引 脚

1)：短路门限。该

引脚到电池组的正

极之间的电阻选择

放电方向短路状态

下 的 门 限 电 压 ；

RDOC( 引 脚 2) ：

放电过流电压门限。该引脚与电池组的正极之间所连接的电阻可选择过流状态下

在放电方向上的门限电压；

Vcc(引脚 3)：稳压输出。Vcc 为内部电路提供

电源

，

并将配置引脚拉高至

VIN 该引脚应连接 1 只至少 0．1 μF 的陶瓷电容旁路至

GND；SEL0，SEL1(引脚 4、5)：电池组所选电池节数。该引脚为三级输入。接

地或与

Vcc 相连分别实现逻辑低或逻辑高，悬空则实现中级门限；CDOCD(引

脚

6)：放电过流延迟时间。该引脚与 GND 之间所连接的电容用于设置 DC FET

关断前放电过流状态必须保持的时间；

SLEEP(引脚 7)：睡眠模式选择输入。驱

动 该 引 脚 为 逻 辑 低 强 制

DS2726 进 入 最 低 功 耗 状 态 。 若 施 加 充 电 电 压 ，

DS2726 退出睡眠模式。当 CBCFG 为高电平，该引脚的逻辑高使能电池均衡；

CSCD(引脚 8)：短路电流延迟时间。该引脚与 CND 之间所连接的电容用于设置

DCFET 关断前短路电流状态必须保持的时间；CBCFG(引脚 9)：充电均衡配置

输入。当为逻辑低时，若

VPKP>VVIN+ VCDET，充电均衡使能；当为逻辑高

时 ， 若

SLEEP 引 脚 为 逻 辑 高 ， 则 充 电 均 衡 使 能 ； CBS0 ， CBS1( 引 脚

10、11)：选择电池均衡电压。该引脚输入为三级输入，接地或接 VCC 分别实现

逻辑低或逻辑高，悬空则实现中级门限；

OVS0，OVS1(引脚 12、13)：选择过