运算的组合逻辑和触发器。
PIA 作为全局总线提供了多重 LAB、专用输入端和 I/O 引脚之间
的连接。
PIA 为逻辑单元的输出和 LAB 的输入提供了包括预计定时的完整连接。器件可以工
作在
3．3v。pin—to—pin 的延迟 tPD=6ms，工作频率可达 151．5MHz，能够与 EP9315 的
AMBA 总线时钟频率相匹配。EPM7032 支持多种设计输入，除原理图外还可以通过
Veriiog HDL 和 Altera Hardware Description Language (AHDL)。
HDL 语言是一种硬件
描述语言，能形式化地抽象描述电路的结构和行为，支持逻辑设计中层次与领域的描述，
具有电路仿真与验证机制以保证设计的正确性，用于算法级、门级和开关级的建模。开发环
境使用
Altera 的 MAX+Plus。
总线控制器的实现与仿真
在
PC/104 总线内部，用一个信号 INT1 查询相关的中断信号，使用片选信号 CS3 和地址信
号
LADDR24 和读写信号 WR、RD 选择 MEM 或者 10 的读写方式。相关代码如下：
assign INT1=(
Q[3] || IRQ[4] || RQ[5] || IRQ[6] || IRQ[7] || IRQ[9] || IRQ[10] || IRQ[11] ||
IRQ[12] || IRQ[14] || IRQ[15])；
assign MEMW=(CS3 || WR || LADDR24)；
assign MEMR=(CS3 || RD || LADDR24)；
assign IOW=(CS3 || WR) || (~LADDR24);
assign IOR=(CS3 || RD) || (~LADDR24);
使用
MAX+Plus 部分仿真结果如图 3 所示。从波形上可以看出 IN
能够检测出中断产生，
能够检测到
MEM 和 I/O 读写请求。总线控制器把这些信号输入到 ARM 处理器，完成对
PC/109 总线读写的控制。
图
3 读写时序仿真波形
3 Linux 下的 PC/104 总线驱动程序的设计
在
Linux 中，由于有设备文件，所以才能使得用户非常方便的访问外部设备，Linux 系统为
外部设备提供一种标准接口，将外部设备视为一种特殊文件，可以像访问文件一样访问一
个外部设备。
Linux 通常将设备分为 i 种基本类型：字符设备、块设备和网络设备。在基于
ARM 处理器的数控系统中把 PC/104 总线看作块设备。下面是 PC/104 代码的说明：
nGCS1_VBASE=ioremap((nGCS1_PHBASE)．2)；
nGCS3_VBASE=ioremap((nGCS3_PHBASE+BaseAddr+LADDR24)，256)；
config=inl(SMCBCR1)；
config &=0xcfffffff； //set nGCSI 8-BIT
outl(config，SMCBCR1)；
config=inl(SMCBCR1)；
config=inl(SMCBCR3)；
config &=0xcfffffff； //set nGCS3 8-BIT
eonfig 1=0x0000fbe0；