准确度要高得多。

　　那么，我们如何计算特定晶体时钟发生器输出的最大与最小频率呢？如果时钟发生器
准确度误差为

+4×10-6，那么需要增加晶体容差、老化以及温度特性。例如，晶体容差为+/- 

30×10-6，随温度变化的改变幅度在 +/- 50×10-6 之内，每年最大偏移在 +/- 5×10-6 之内。这
样，这种晶体三年之后时钟发生器的输出频率就会高达

 + 4 + 30 + 50 + 3×5 = +99×10-6 或

低至

 + 4- 30- 50 -3×5=-91×10-6。因此，如果我们要求变化保持在 +/- 100 ×10-6 之内的话，

那么这种时钟发生器配置的晶体比较合理的设计使用寿命就是三年。

分数

 N

　　有一种时钟发生器技术称作分数

 N，它可进一步提高准确度。上一节中我们提到的一种

计算

 P  与 Q  的解决方案产生负值频率误差  (-65×10-6)，另一种方案又会产生正值误差

 

(+4×10-6)。如果对 P 与 Q 的值进行动态更改，那么就能有效创建分数形式的 P 与 Q，这就
使我们能够几乎无限地提高准确度。更改必须很快，这样

 PLL 环路滤波器才能得出两个输

出频率的平均值。通过使用此前两种解决方案，我们可以找到这样一种占空比，我们可以在
一定百分比的时间中采用

-65×10-6 的配置，而在其他时间采用 4×10-6 的配置，这样平均值

就接近于

 0×10-6。f(4)+(1-f)(-65)=0,则 f=0.942,因此，如果 94% 的时间中采用 +4×10-6 的值，

而

 6% 的时间中采用-65×10-6 的值，那么准确度的误差就可降至极低的-0.14×10-6。如果提

高占空比的精度（即取

 942‰，而不是 94%），那么还可进一步降低准确度误差。

　　影响通信系统时钟准
确度的另一种技术是压控
晶体振荡器

 (VCXO)。这

种方法是通过改变晶体振
荡器电路的电容将晶体的振荡频率在正向或负向上拉动几百

 PPM，这种拉动通常采用

 

VCXO 上的模拟控制电压输入完成，但也可通过一些时钟发生器的串行接口以数字形式完
成。在基于

 VCXO 的时钟系统中，数据接收系统在外部实施了一个控制环路，检测所接收

时钟与本地时钟之间的频率与

/或相位差，并用 VCXO 调节本地时钟，直到频率与相位匹

配为止。这会使系统复杂一些，但对准确度与精确度都至关重要的某些应用而言是必需的。
由于

 VCXO 可跟踪数据流而不会发生准确度误差，因此使用 VCXO 可避免缓冲区溢出或

欠载运行的情况，这就不再需要数据流间隙和

/或数据流控制的开销。图 4 显示了通信系统

中

 VCXO 的连接方式。

　　由于

 VCXO 的输出时钟锁定于用于生成传输数据的远程时钟，因此输出时钟采用远程

时钟的准确度与精确度特性。基于

 VCXO 的时钟发生器可包括数字 PLL，其可用锁定的晶

体频率为参考生成其他不相关的频率。因此，电路板上的所有时钟都可生成，以匹配远程发
送器的容差、温度和老化特性。在无线电、线缆与卫星等广播类型应用中，接收机远远多于发
送器，那么我们就可在发送器处使用高度准确、精确而较昂贵的晶体，这就为所有接收机设
备提供了一个与发送器时钟的高精确度与准确度相匹配的时钟源，而接收端只需要便宜的
晶体作为参考即可。

结论