低应力

PECVD 氮化硅薄膜的制备

摘要：研究了等离子增强化学气相淀积

(PECVD)工艺中射频条件(功率和频率)对氮化

硅薄膜应力的影响。对于不同射频条件下薄膜的测试结果表明

:低频(LF)时氮化硅薄膜处于

压应力

,高频(HF)时处于张应力,且相同功率时低频的沉积速率和应力分别为高频时的两倍左

右

;在此基础上采用不同高低频时间比的混频工艺实现了对氮化硅薄膜应力的调控,且在高低

频时间比为

5

∶1 时获得了应力仅为 10MPa 的极低应力氮化硅薄膜。

　　关键词

:PECVD;射频;混频;氮化硅;应力

　　氮化硅是一种常用的

MEMS 薄膜材料,它具有很优异的物理和化学性能。凭借高的介电

常数、可靠的耐热抗腐蚀性能和优异的机械性能

,氮化硅常被用做微机电系统中的绝缘层、表

面钝化层、最后保护层和结构功能层。本征应力

,是很多薄膜材料都存在的,即在室温和零外加

负载的情况下仍存在的内部应力作用。本征应力对

MEMS 器件很重要,因为它可能会引起变

形

,改变薄膜的光学和力学性能,例如在微桥面结构中,过大的张应力会使薄膜发生断裂,而过

大的压应力则会使薄膜发生翘曲。因此研究氮化硅薄膜的应力特性和低应力氮化硅技术是十
分必要的。

　　在

PECVD 淀积氮化硅工艺中,薄膜应力主要来源于两个方面。一是由于薄膜和衬底之间

不同的热膨胀系数所导致的热应力

,这种应力是由于在高温条件下淀积的薄膜当降低到室温

时相对于衬底会产生一定的收缩或膨胀

,表现出张应力或压应力;另外,淀积的薄膜的微结构

也是产生应力的重要原因

,这种应力的产生主要是由于薄膜和衬底接触层的错位,或者是因为

薄膜内部的一些晶格失配等缺陷和薄膜固有的分子排列结构造成的。

　　对于很多微机械加工的常用材料

,如氮化硅、多晶硅等,本征应力是不可避免的,不过在一

些很精密的

MEMS 工艺中需要较低的薄膜应力,以保证较小的器件形变。通常的方法是采用

多层薄膜结构

,并通过选择材料、控制厚度和应力方向(一层由于压应力而产生了形变的薄膜,

理论上增加一层张应力的材料

,可以使总的变形降低为零。)来进行补偿以消除应力带来的结

构变形。

　　在

PECVD 系统中,由于淀积温度较低(通常不超过 300

℃),并引用射频放电产生等离子

体来维持

CVD 反应,因此射频条件(频率和功率)成为影响氮化硅薄膜应力的关键因素之一。

本文在不同的射频条件下淀积氮化硅薄膜样品

,并测量了样品的应力;同时根据实验结果,研

究了低应力氮化硅薄膜的淀积工艺

,并成功实现了氮化硅薄膜应力在较大范围内可控制,这对

于满足

MEMS 工艺中不同氮化硅薄膜应力要求有十分重要的意义。

　　

1 实验

　　实验采用英国

STS 公司 MescMutiplexPECVD 设备。设备包含高频 13.56MHz 和低频