DSP 与单片机高速通信实现的方案

　　

1 引言

　　数字信号处理器（

DSP）是一种适合于实现各种数字信号处理运算的微处理器，具有

下列主要结构特点：（

1）采用改进型哈佛（Harvard）结构，具有独立的程序总线和数据

总线，可同时访问指令和数据空间，允许实际在程序存储器和数据存储器之间进行传输；
（

2）支持流水线处理，处理器对每条指令的操作分为取指、译码、执行等几个阶段，在某一

时刻同时对若干条指令进行不同阶段的处理；（

3）片内含有专门的硬件乘法器，使乘法可

以在单周期内完成；（

4）特殊的指令结构和寻址方式，满足数字信号处理 FFT、卷积等运

算要求；（

5）快速的指令周期，能够在每秒钟内处理数以千万次乃至数亿次定点或浮点运

算；（

6）大多设置了单独的 DMA 总线及其控制器，可以在基本不影响数字信号处理速度

的情况下进行高速的并行数据传送。

　　由一片

DSP 加上存储器、模/数转换单元和外设接口就可以构成一个完整的控制系统，

但这种方案要达到高速实时控制是不可行的。因为一个实时控制系统一般需要完成数据采集、
模

/数转换、分析计算、数/模转换、实时过程控制以及显示等任务，单靠一片 DSP 来完成这些

工作势必会大大延长系统对控制对象的控制周期，从而影响整个系统的性能。所以我们添加
一个

CPU，负责数据采集、模/数转换、过程控制以及人机接口等任务，使 DSP 专注于系统

控制算法的实现，充分利用它的高速数据处理能力。从性能价格比的角度出发，这个

CPU

采用

8 位的 51 系列单片机。这时，两个 CPU 之间的数据共享就成了一个重要的问题。

　　采用双口

RAM（简称 DRAM）是解决 CPU 之间的数据共享的有效办法。与串行通信相

比，采用双口

RAM 不仅数据传输速度高，而且抗干扰性能好。在笔者实验室研制的电力有

源滤波器中，选用了

TI 公司的第三代 DSP 芯片 TMS320C32 和 51 系列单片机 89C52 作为

控制系统的

CPU。两个 CPU 之间通过双口 RAMCY7C133 完成数据交换。但在实际使用过程

中遇到了

89C52 与双口 RAM 总线宽度不匹配的问题，需要进行接口电路的设计。

　　

2 双口 RAMCY7C133 的内部结构和功能

　　

CY7C133 是 CYPRESS 公司研制的高速 2K×16CMOS 双端口静态 RAM，具有两套相互

独立、完全对称的地址总线、数据总线和控制总线，采用

68 脚 PLCC 封装形式，最大访问时

间可以为

25/35/55ns。采用主从模式可以方便地将数据总线扩展成 32 位或更宽。各引脚的功

能如表

1 所示，内部功能框图如图 1 所示。