DMA 方式

: 要求 CPU 让出系统总线的控制权，然后由专用硬件设备（DMA 控制器）来控

制外设与存储器之间的数据传送

,可以使得设备与主存间的数据块传送无需 CPU 干预

5. 高速缓存储蓄器 cache

目的：提高

CPU 对主存的访问率

高速缓存命中率的计算
设：读写时间

3ns,，主存读写时间 30ns，平均读写 3.27ns。则命中的话是 3ns,

命中是

30ns，设没命中的概率是 X

 

时得

3X*30(1-X)=3.27 求出 X 值即可

RISC（精简指令集计算机）和 CISC
前者采用指令数少，寻址方式尽可能少，尽可能多的通用寄存器，合适使用硬布线逻辑执
行命令
CISC 特点是多采用变长指令，对应的控制信号复杂大多采用微控制器

若内存地址区间为

4000H~43FFH，每个存储单位可存储 16 位二进制数，该内存区域由

4 片存储器芯片构成，则构成该内存所用的存储器芯片的容量是 256×16bit（原因是总存
储单位

=（43FFH - 4000H + 1H）=17407-16384+1 = 1024 （H 代表 16 进制） 

每个存储器芯片的容量为：

1024 × 16bit / 4 = 4096bit=256×16bit=512×8bit 由于

每个存储单位可存储

16 位二进制数，所以可以采用 256×16bit 或者 512×8bit 的芯片。

最好是前者）
指令系统中采用不同寻址方式的目的是扩大寻址空间并提高编程灵活性

6. 复用带宽计算问题

计算机多个信道复用在一条线路上的带宽计算规则：
若涉及利用率则除以这个数，若涉及开销则除以（

1-开销）

若涉及忙时，则乘以这个数

7. 逻辑地址转物理地址

页式虚拟存储系统的逻辑地址是由页号和页内地址两部分组成，地址变换过程如下图所示。假定页面的大

小为

8K，图中所示的十进制逻辑地址 9612 经过地址变换后，形成的物理地址 a 应为十进制   25996

 

 

 2 / 45