8 个通道的回波信号经过 A／D 采样后，送入 FPGA，缓冲之后同步读出进入加权模块，

加权模块由 8 个无符号为数字乘法器组成。回波信号分别与加权参数相乘后得到具有动态

聚焦和加权特性的数据。8 组数据再经过 3 级加法器就得到波束合成之后的超声数字视频

数据。

3.2 帧相关处理

帧相关模块如图 3 所示，由帧相关控制器和一片存储器组成，进行帧相关的存储器采用

大小为 256 kB 的静态存储器(SRAM)。帧相关控制器由 FPGA 实现，完成地址产生、存储器

读写控制、帧相关计算功能，因为实时性的要求，即保证送往后端双帧存的数据不能中断，

所以考虑到对逐个象素数据读写的同时就进行相关处理，而且需要在同一个象素时钟周

期内完成。读写控制器在 1 个象素时钟周期的前半段需要读出存储器中的数据和当前帧数

据进行相关处理；时钟周期的后半段再将相关处理完的数据写入存储器以备后用，这样

送往后端双帧存的数据依然是和象素时钟对应的连续象素数据。

帧相关的工作流程如下：

　　(1)地址产生。地址的产生由一个象索计数器实现，输入信号为帧同步信号 VS 和象素

时钟 CLK。前端提供的帧同步信号 VS 为该计数器的复位信号，在每一帧的开始，计数器

清零，然后根据象素时钟 CLK 计数生成地址，每个象素时钟周期内地址不变，依据此地

址进行存储器的读写。

　　(2)读取已有数据及相关处理。在一个象素时钟周期的前半段，也就是 CLK 跳变为高

电平时，读写控制器输出的读信号 OEl 为有效，读出前帧中一个象素的数据，送到

FPGA 内部实现的加法器的 A 口，与同时到达 B 口的当前帧的对应象素数据相加平均。